## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-180999

(43) Date of publication of application: 28.08.1994

(51)Int.Cl.

G11C 16/06

G06F 12/00

(21)Application number: (34-222256)

(71)Applicant:

INTEL CORP

(22)Date of filing:

J0.07.1992

(72)Inventor:

KOSONOCKY GEORGE A

WINSTON MARK D

(30)Priority

Priority number: 91 738179

Priority date: 30.07.1991

Priority country: US


#### (54) FLOATING GATE NON-VOLATILE MEMORY WITH SIMULTANEOUS READING/WRITING FUNCTION AND MICROPROCESSOR PROVIDED WITH THE MEMORY

(57)Abstract:

PURPOSE: To allow to read one memory array while the erasion/reproduction programming of the other memory array is executed by constituting a flash

EPROM by means of the two memory arrays.

CONSTITUTION: The flash EPROM 20 is constituted by the two memory arrays 15 and 16. Then, the memory arrays 15 and 16 are respectively and independently read, programmed and erased by CPU 12. The respective memory arrays 15 and 16 are provided with their peculiar address registers and decoders. Moreover, the memory arrays 15 and 16 share another common peripheral circuit inside the flash EPROM 20. When programming is executed by one memory array, the other memory is accessed. Therefore, CPU 12 can execute a task which has to perform access to information stored in the flash EPROM 20 during the re-programming of the flash EPROM 20.



#### **LEGAL STATUS**

[Date of request for examination]

30.06.1999

[Date of sending the examiner's decision of rejection]

26.03.2002

(Kind of final disposal of application other than the examiner's decision of rejection or application converted registration)

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)将許出顧公開番号。

# 特開平6-180999

(43)公陽日 平成6年(1994)6月28日


(51) Int.Cl.* G 1 1 C 18/08 G 0 8 F 12/00	海到紀号 5 6 0	庁内整理番号 9366-5B 6741-5L	F I 技術表示 <b>创</b> 扩		
			GIIC	17/ 00 3 0 9 Z	
·			¥	F査請求 未請求 請求項の数2(全 13 J1)	
(21)出 <b>顺春号</b>	特顯平4-222258		(71)出題人	591 <b>003943</b> インテル・コーポレーション	
(22)山顧日	平成4年(1992)7	月30日	·	アメリカ合衆国 95062 カリフォルニン 州・サンタクララ・ミッション カレッジ	
(31) 優先橋主提番号 (32) 優先日 (33) 優先橋主張国	738179 1981年7月30日 米国(US)	·	(72)尧明者	ブーレバード・2200 ジョージ・アレクサンダー・コソノッキー アメリカ合衆国 95687 カリフォルニア 州・ブレイサーヴィル・オロ ローマ ド ライブ・1161	
			(72)発明者	マーク・ディ・ウィンストン アメリカ合衆国 95880 カリフォルニア 州・エル ドラド ヒルズ・フィリップ コート・874	

(54)【角頭の名角】 同時誌出し/青込み機能付きフローティングゲート非揮発型メモリ及びこれを備えたマイクロゾ ロセッサ装置

#### (57)【奨約】

【目的】 プログラミング中に战み出すことができるフラッシュ EPR(IMを提供する。

【樹成】 メモリが第1メモリアレイと第2メモリアレ イとで構成されている。第1メモリアレイの第1アドレ スを記憶する第1アドレスレジスタと、第2メモリアレ イの第2アドレスを記憶する第2アドレスレジスタとを 行している。 第1メモリアレイと第2メモリアレイとに 接続されるとともに、他方においてはメモリ出力に接続 されて、第1メモリアレイまたは第2メモリアレイを選 択的に出力に接続するマルチプレクサがある。来入アド レスに応じて消ブログラミングを行うべく第1メモリア レイを選択し、原出しを行うべく第2メモリアレイを選 択するアレイ選択回路がある。このアレイ選択回路が第 1アドレスを第1アドレスレジスタへ送り、第2アドレ スを第2アドレスレジスタへ送る。このアレイ選択回路 がマルチプレクサを制御し、第1メモリアレイの再プロ グラミングを行っているときに第2メモリアレイをメモ リ出力に投続させる。



(74)代理人 弁理士 山川 収樹

(2)

**時期平6-180999** 

【特許請求の範囲】

【請求項1】 第1メモリアレイと、

第1メモリアレィの第1アドレスを格納する第1アドレ スレジスターと、

第2メモリアレイと、

第2メモリアレイの第2アドレスを格納する第2アドレ スレジスタと、

-方において第1メモリアレイと第2メモリアレイに接 **続されており、仙方において第1メモリアレイまたは第** 2メモリアレイを選択的に出力するメモリ出力に接続さ 10 れたマルチプレクサと、

人力されたアドレスに応じて再プログラミングオペレー ションのために第1メモリアレイを選択し、読出しオペ レーションのために第2メモリアレイを選択するアレイ 退択回路であって、第1アドレスを第1アドレスレジス タへ送り、第2アドレスを第2アドレスレジスタへ送 り、また、マルチプレクサを制御し、第1メモリアレイ の再プログラミングを行っているときに第2メモリアレ イをメモリ出力に接続させるアレイ選択回路ととを備え たフローティングゲート非押発型メモリ。

【湖水項2】 中央処理器(CPU)と、 通信ポートと、

CPUと頭信ボートに接続されているバスと、 パスを介してCPUと通信ポートに接続されており、第 1メモリアレイと第2メモリアレイとで構成されてお り、CPUが第1メモリアレイの再プログラミングを行 っているときに第2メモリアレイに格納されている情報 にアクセスすることができるフローティングゲート非様 危型メモリと、

を聞えたマイクロプロセッサ装置。

【范明の詳細な故明】

[0001]

【産業上の利用分野】本発明は、フローティングゲート 非揮発型リードオンリメモリに関する。本発明は、より 具体的には再込み中に読出しを行うことができるフロー ティングゲートメモリに関する。

[0002]

【従来の技術】非押発型コンピュータ用メモリの1つと してフラッシュ電気消去/プログラミング式リードオン リメモリ(フラッシュEPROM)がある。フラッシュ 40 EPROMは、使用者がプログラミングすることがで き、一度プログラミングすれば消去されるまでデータを 保持する。一度プログラミングしたあと、比較的速やか な 1 回の操作で、電気消去法によってフラッシュEPR OMの全内容を消去し、新規データを再プログラミング することができる。一例として、フラッシュEPROM は、インシステム(in-system) 再プログラミング可能な 非揮発型記憶装御としてマイクロプロセッサ ベースシ ステムに適用されている。フラッシュEPROMは、追

の記憶/更新のための費用効果の高い手段ということが できる。中央処理装置(CPU)でフラッシュEPRO Mを再プログラミングすることができ、この再プロブラ ミングをインシステムが込み(1SW)と言う。1SW 時にCPUはフラッシュEPROMの再プログラミング を制御し、システム内にプログラミング電圧 VPP か局 部に発生する。

【0003】一例としての在来 (SW機能付きマイクロ プロセッサシステム10のプロックダイヤグラムを図1 に示す。CPUIがフラッシュEPROM3を制御す る。通信ポート6がマイクロプロセッサシステム10を バス4を介してホストコンピュータ(不図示)に接続し ている。ホストコンピュータがフラッシュ EPROM3 にプログラムするコードとデータを有している。このコ ード/データは通信ポート6を介してCPU1に供給さ れる。マイクロプロセッサシステム10はさらに、

(1)システムを初期化するCPUブーツ(boot)コー ド、(2) 通信ソフトウェア、ならびに(3) フラッシ ュ E P R O M 3 の I S W の再プログラミングアルゴリス 20 ムを記憶しているブーツメモリ2を有している。ブーツ コードは、1/0ドライバ、ASCIⅠ→2地変換テー ブル、ならびにハードウェア初阴化ルーチンとから減っ ている。ブーツメモリ2は、紫外線消去式ROM、IP ROMなどの任意の非解発型メモリである。マイクロプ ロセッサシステム10はさらにRAM7とVP発生器5 とを有している。RAM7は変化するコードならびにデ ータを記憶する。 VPP発生器は、フラッシュ E P R O M 3を再プログラミングするプログラミング/消去電圧V PPを供給する。この VPPは一般的には約12 Vである。 【0004】システム!Oには、フラッシュEPR()M 3はプログラム中、再プログラム中は研出しを行うこと ができないという難点がある。したがって、フラッシュ EPROM3のプログラム中はCPU1は遊んでいる。 フラッシュEPROM3の消去時間は一般的に約0.7~ 30秒である。フラッシュEPROM3の1パイトプロ グラミング時間は一般内に約16~400マイクロかで ある。フラッシュEPROM3のブログラミング時間 は、そのメモリアレイのサイズによって決まる。フラッ シュEPROM3を消去する場合は、CPU1が消去命 令をフラッシュ EPROM3の命令レジスタへ送る。 級 いてCPU1は消去検査命令をフラッシュ EPROM3 へ送り、消去を停止し、消去検査を開始する。

【0005】フラッシュEPROM3をプログラムする 場合は、CPUIがプログラム命令をフラッシュEIR OM3の命令レジスタへ送る。続いてアドレスとデータ がフラッシュEPROM3にラッチされ、プログラミン グが開始される。続いてCPUIはプログラム検査命令 をフラッシュEPROM3へ送り、プログラミングを停 止し、プログラム検査を開始する。マイクロプロセッサ 気消去/再プログラミング可能であるため、プログラム 50 システム10にはまた、ハードウェア面での難点が占

特開平6-18099!

(3)

る。システム 1 0 に一般的にブーツコードと再プログラミングアルゴリスムとを記憶するための非押発型ブーツメモリ2を必要とする。システム 1 0 はさらに R A M 7 を必要とする。ブーツメモリ2ならびに R A M 7 には各々周辺回路が係合している。この周辺回路は一般的にデコーダ、アドレスラッチならびに入力/出力バッファから成っている。

【0006】この雅点を解消する1つの方法として、ブ 一ツ情報をフラッシュEPROM3のブーツ領域に記憶 してブーツメモリ 2 を省く方法がある。 フラッシュ EP ROM3のほ込み(たとえば再プログラミング)を行う 場合は、CPU1はまず再プログラミングアルゴリスム と通信ソフトウェアをフラッシュEPROM3のブーツ 領域から取り出し、RAM7にインプットする。続いて CPU1はRAM7に記憶されている再プログラミング アルゴリスムを実行し、かくしてフラッシュEPROM 3の18Wプログラミングを実行する。この方法には、 プーツ情報がRAM7とフラッシュEPROM3の両方 の…即分を使用するという雑点がある。システムの使用 条件によっては人形RAM7を必要とする場合がある。 この方法にはまた、ISW川に別途のCPU時間を必要 とするという難点がある。その時間とは、プーツ情報を RAM7にインブットするのに要する時間である。

#### [0007]

【発明が解決しようとする課題】本発明は、再プログラミング中に放出しを行うことができる非禅発型メモリを提供することにある。本発明は、また、同時にアドレスし、各々別個に機能させることができる複数の個別メモリアレイで構成されている非禅発型メモリを提供することを目的とする。

#### [0008]

【迎題を解決するための手段】本品においてはフローデ ィングゲート非個発型メモリを対象として発明内容の詳 述を行う。同メモリは第1メモリアレイと第2メモリア レイとで構成されている。第1メモリアレイの第1アド レスを記憶する領しアドレスレジスタがある。第2メモ リアレイの第2アドレスを記憶する第2アドレスレジス タがある。また…万において第1メモリアレイと第2メ モリアレイに接続されており、他万でメモリ山力に接続 され、第1メモリアレイまたは第2メモリアレイを選択 40 的にその出力に接続するマルチプレクサがある。人って きたアドレスに応じて、再プログラミングを行うため第 1メモリアレイを選択し、記出し用を行うため第2メモ リアレイを選択するアレイ選択回路がある。このアレイ 選択回路が第1アドレスを第1アドレスレジスタへ送 り、第2アドレスを第2アドレスレジスタへ送る。また アレイ選択回路はマルチプレクサを制御し、第1メモリ アレイの再プログラミングを行っているときに第2メモ リアレイをメモリ出力に投続させる。本発明の前記以外 の目的、特徴、利点は、添付凶を参照しつつ以下に展開 50

する発明内容の詳述を通して明らかにされる。

【実施例】本発明の代表的実施振媒としてのメモリを添 付陸に示す。全添付図を通して同様のコンポーネントは |ii| …の番号で示すこととする。本発明の好適実施態様と してのフラッシュEPROM2日を備えているマイクロ プロセッサシステム11のプロックダイヤグラムを図2 にぶす。 マイクロプロセッサシステム 1 1 はフラッシュ EPROM20に対してISWを行う。このフラッシュ € PROM20は、ISWプロセスの一環としての計込 みを行っているときに読出しを行うことができる。シス ナム11は、フラッシュEPROM20、中央処理22位 (CPU) 12、通信ポート14、VPP発生器13、な らびにバス17を有している。СР日12はシステム1 lのマイクロプロセッサである。CPU(マイクロプロ セッサとも言う)12は、主機能として、フラッシュ£ PROM20のISWを行う。通信ポート14が他ハコ ンピュータシステム(不図示)に対する通信媒体として の働きをし、システム11は通信ポート14を介してフ ラッシュEPROM20を再プログラミングするデータ を受ける。VPPはフラッシュEPROM20を再プログ ラミングするのに姫するプログラミング/消去VPP社圧 を発生する。本発明の1つの実施監様としてはVPPは約 12 Vである。パス17によってシステム11内の∪P Ul2、VPP発生器13、フラッシュEPROM20な らびに通信ポート14が相互接続されている。

【0010】本発明の好適実施憩様においては、フラッ シュEPROM20は2つのメモリアレイ15、16で 構成されている。メモリアレイ15、16はCPU12 によって各々別個に読出し、プログラミング、消去を行 うことができる。応用形実施態様として、フラッシュE PROM20を3つないしそれ以上のメモリアレイで構 成することも可能である。フラッシュEPROM20は らに各々固有のアドレスレジスタとデコーダが備えられ ている。しかるにメモリアレイ15、16はフラッシュ EPROM20内の他の共通周辺回路を共用する。一方 のメモリアレイでプログラミングを行っているとさに他 方のメモリアレイにアクセスすることができる。- 例と して、CPU12はメモリアレイ15の消去/再プログ **ラミングを行いつつメモリアレイ16の跳出しを行うこ** とができる。したがってCPU12は、フラッシュEP ROM20の再プログラミングを行っている最中にフラ ッシュEPROM20に記憶されている情報にアクセス する必要があるタスクを実行することができる。

【0011】本発明の好適災施抵様においては、ソラッシュEPROM20にブーツ情報を記憶する。フィッシュEPROM20はデュアルアレイ構造になっている故に、再プログラミング中でさえブーツ情報をフラッシュEPROM20内に保持することができる。フラッシュ

特別平6−180999

(4)

EPROM20のブロックダイヤグラムを図3に示す。フラッシュEPROM20は2つのメモリアレイで構成されており、メモリアレイ15、16は快にデータとアドレスを記憶する複数のメモリセル(不図示)で構成されている。本発明の1つの火施銀様としては、メモリアレイ15、16のデータ記憶容量は各々512キロビット(KB)である。応用形実施捜様として、メモリアレイ15、16のテータ記憶容量をこれよりも大きくしたり小さくしたりすることも可能である。

【0012】本発明の1つの好適災施態様としては、フ ラッシュEPROM20は、単一基板上に搭載した相補 型金属酸化膜半導体(CMOS)回路とする。本発明の 1つの実施態様としては、各メモリアレイ15、16を 行列構造とする。周知のようにワード線(不図示)とビ ット線(不図示)の交点にメモリアレイ15、16の各 メモリセルが位置している。アレイ15、16の各ワー ド線は1つの行内に位置しているメモリセルの制御ゲー トに接続されている。メモリアレイ15、16の各ビッ ト級は1つの列内に位置しているメモリセルのドレン領 域に確続されている。アレイ 15のメモリセルのソース 20 は1つの片通ソース線(不図示)に接続されている。ア レイ16のメモリセルのソースは、アレイ15のソース 級とは別個になっており、同ソース線に接続されていな い」つの共通ソース線(不図示)に接続されている。本 発明の1つの火が態様としては、メモリアレイ15、1 6は各々、ビット腺が複数の群になっている複数のビッ ト線ブロックで構成する。別の実施態模とては、メモリ アレイ15、16は各々、ワード線が複数の群になって いる複数のワード線ブロックで構成する。

【0013】メモリアレイ15、16をピット線ブロッ 30 ク構造とする実施原様においては、各ブロックは複数のピット線で構成されている。ワード線は1つのメモリアレイの全ブロックを通っており、したがって何メモリアレイの全ブロックのメモリセルがワード線を共用する。また、1ブロック内の全メモリセルのソースに接続されている1つの共通ソース線が各ブロックにある。メモリアレイ15、16をワード線ブロック構造とする実施態様においては、各ブロックは複数のワード線で構成されている。ピット線は1つのメモリアレイの全ブロックの銀っており、したがって何メモリアレイの全ブロックの40メモリセルがピット線を共用する。また、1ブロック内の全メモリセルのソースに接続されている1つの共通ソース線が各ブロックにある。

【0014】本発明の1つの実施態様としては、フラッシュEPROM20の各メモリアレイ15、16を1つの8キロバイトのブーツプロックと2つの4キロバイトのハラメータブロックとで構成する。一例として、ブーツブロックは、システム初期化、再プログラミングアルゴリスムならびに通信ソフトウェアのブーツコードを記憶する。バラメータブロックは、頻繁に災新するシステ 50

ム パラメータ、ならびに構成情報を記憶する。ブーツ、 ブロックは頻繁に更新しないので、データの一貫性を確保するための手段として再プログラミングが込みロック アウト機能を設ける。

【0015】フラッシュEPROM20の詳細プロック ダイヤグラムを第3図に示す。フラッシュEPROM2 0はメモリアレイ15とメモリアレイ16とで構成され ている。フラッシュEPROM20の構成要素として、 さらに出力マルチプレクサ31、データインラッチ、な らびに入力/出力バッファ39がある。出力マルチプレ クサ31は各々パス79、29を介してメモリアレイ1 5、16に接続されている。出力マルチプレクサ31 は、メモリアレイ15あるいは16に記憶されているデ ータを表す出力をバス38を介して入力/出力パッツァ 39に供給する。出力データはバス44を介して外部回 路へ送られる。パス44は双方向パスである。フラッシ ュEPROM20にプログラムすべきデータはまずバス 44を介して入力/出力パッファ39にラッチされ、そ の後パス36を介してデータインラッチ32へ送られ る。データインラッチ32はパス30を介してメモリア レイ15、16に接続されている。

【0016】 Vppはフラッシュ E P R O M 2 0 の消去/ プログラミング電源電圧である。 Vccはフラッシュ LP ROM20のシステム電源電圧であり、Vssは接地電圧 である。本発明の1つの実施態様においてはVppは約1 2.0Vであり、Vccは約5.0Vである。Vpp入力ピンに高 Vpp/框圧が存在していないときはフラッシュ EPROM 20はリードオンリメモリとして機能する。アドレスバ ス33を介して供給されるアドレスに記憶されているデ ータがメモリアレイ15またはメモリアレイ16から説 み出される。データは、出力マルチプレクサ31ならび にバス29またはバス38を介して入力/出力パッファ 39に供給される。続いてデータはパス44を介して外 部回路へ送られる。フラッシュ EPROM 20にはチッ ブイネーブルCE (パー) 入力と出力イネーブルOE (バー)入力の2つの制御機能入力がある。チップィネ 一ブル入力CE(パー)は電力制御入力であり、システ ム選択用に用いる。出力イネーブル入力OE(バー)は フラッシュEPROM20の出力制御入力であり、.ス テム選択に関係なく出力ピンから送られてくるデースを **通過させる働きをする。制御機能CE(パー)、OE** いいー)は共に、フラッシュEPROM20の出力にお いてデータが得られるように論理的にアクティブロ…で なければならない。

【0017】 X デコーダ21はメモリアレイ15の行デコーダである。 Y デコーダ23はメモリアレイ15の列デコーダである。 アドレスレジスタ25はメモリアレイ15のアドレスレジスタである。 X デコーダ22はメモリアレイ16の行デコーダである。 Y デコーダ241メモリアレイ16の列デコーダである。 アドレスレジスタ

(5)

**特開平6−18099**9

26はメモリアレイ 16のアドレスレジスタである。アドレスレジスタ25はメモリアレイ 15のアドレスをアドレスバス33から受ける。アドレスバス33から受ける。アドレスレジスタ25、26は各々説出しオペレーション、プログラムオペレーション、消去オペレーションの間に対応メモリアレイのアドレスをアドレスバス3 5から受ける。Xデコーダ21はすべてのワード線をメモリアレイ 15に接続している。Xデコーダ21はアドレスレジスタ25からXアドレスを受ける。説出しオペ 10 構造メモリスレジスタ25からXアドレスを受ける。説出しオペ 10 構造メモ

アドレスに従って1つのワード線を選択する。 【0018】 Yデコーダ23はYゲート回路27を介し てメモリアレイ15のすべてのピット線に接続されてい る。Yデコーダ23はアドレスレジスタ25からYアド レスを受ける。訳出しオペレーション時あるいはプログ ラムオペレーション時に Y デコーダ 2 1 はアドレスレジ スタ26から供給される各Yアドレスに関して1パイト 分のピット線(すなわち8つのピット線)を選択する。 Yゲート问路27はまた、(1)パス79を介して出力 マルチプレクサ3lに接続されており、(2)パス30 を介してデータィンラッチ32に接続されている。Xデ コーダ22はすべてのワード線をメモリアレイ16に接 続している。Xデコーダ22はアドレスレジスタ26か らXアドレスを受ける。記出しオペレーション時あるい はプログラムオペレーション時にXデコーダ22はアド レスレジスタ2.6から供給される各Xアドレスに従って 1つのワード線を選択する。 Y デコーダ2 4 は Y ゲート 回路28を介してメモリアレイ16のすべてのピット線 に扱続されている。Yデコーダ24はアドレスレジスタ 26からYアドレスを受ける。 説出しオペレーション時 あるいはプログラムオペレーション時にYデコーダ24 はアドレスレジスタ26から供給される各アドレスに関 して1パイト分のピット線(すなわち8つのピット線) を透択する。Yゲート回路28はまた、(1)パス29 を介して出力マルチプレクサ31に接続されており、 (2) バス30を介してデータインラッチ32に接続さ

レーション時あるいはプログラムオペレーション時にX

デコーダ21はアドレスレジスタ25から仮給される各

れている。
【0019】メモリアレイ16のメモリセルのプログラ 40 ミング時にアドレスレジスタ26からXデコーダ22と Yデコーダ24にアドレスが供給される。Xデコーダ2 2は供給されるXアドレスに関して1つのワード線を選択し、12Vのプログラミング電圧Vpを選択したワード線へ送る。Yデコーダ24は、供給されるYアドレスに関して1パイト分のビット線を選択し、プログラム電圧Vpを選択したビット線へ送る。本発明の1つの実施 態様としては、Vp は約+7Vである。入力データによって選択したビット線におけるVp 電圧の有無を確認する。1つのメモリアレイ15あるいは16の消去は全ア 50

レイ消去とすることができる。全アレイ消去を行うには、フラッシュ EPROM20の1つのメモリアレイの全メモリセルのソースに Vpp は圧を印加する。本発明の1つの実施態様としては、メモリアレイ15、16を、1つのブロックに共通のソース線が各々にある複数のブロックで構成する。この実施態様の場合は、全アレイ消去またはブロック消去を行うことができる。

【0020】プロック消去の場合は一度に1プロックづ つ消去する。プロックデコーダ(不図示)が各プロック 構造メモリアレイをデコードする。1つのプロックが消 去されたメモリアレイに係合しているブロックテコ… ダ にプロックアドレスが供給される。プロックデコーツは 選択したプロックの選択した共通ソース線へVpp電圧を 送る。プロック消去オペレーション時は選択したブロッ クのメモリセルのソース領域のみにVppが印加される。 選択しないブロックのメモリセルのソース領域には∨妕 液圧は印加されない。各プロック構造メモリアレイのブ ロックデコーダはメモリアレイ内の全ブロックの共通ソ 一ス線に接続されている。ワード線プロックに関して は、各プロックデコーダが関連するアドレスレジスタか らXアドレスを受ける。ピット線プロックに関しては、 各プロックデコーダが関連するアドレスレジスタからY アドレスを受ける。続いてプロックデコーダが特定のブ ロックアドレスに関して選択したプロックに関連してい る共通ソース線を選択することによって1つのプロック を選択する。--例として、本発明の1つの実施態様とし ては、メモリアレイしろは複数のワード線プロックで構 成する。メモリアレイ15のプロックデコーダがアドレ スレジスタ25からXアドレスを受ける。続いてメモリ アレイ15のブロックデコーダが選択したブロックに関 避している共通ソース線を選択することによってメモリ アレイ15の1つのブロックを選択する。

【0021】この実施態様の場合は、各プロックのただ 1 つの共通ソース線のみがその関連するプロックデコー グに接続されている。したがって、Xアドレスのサブセ ットだけで選択されたプロックを確認し、または迎に選 択されなかったプロックを確認する。ワード線ブロック に関する本発明の1つの実施態様としては、メモリアレ イ15に係合しているプロックデコーダはXデコーダ2 1の中間デコード段であり、メモリアレイ16に係合し ているプロックデコーダはXデコーダ22の中間デコー ド段である。ピット線ブロックに関する本発明のしつの 足施態様としては、メモリアレイ15に関連しているブ ロックデコーダはYデコーダ23の中間デコード段であ り、メモリアレイ16に関連しているプロックデコーダ はYデコーダ24の中間デコード段である。応用ド衷施 態様として、各メモリアレイ15、16に対して各々別 個のブロックデコーダを設けることも考えられる。

【0022】フラッシュEPROM20の構成要素として命令レジスタ53と状態制御回路52がある。状態制

(6)

特別平6-180999

10

御回路52はEPROM20の内部状態制御器(interna l state machine)としての働きをする。命令レジスタ5 3月体はアドレスできるメモリ位置を行せず、命令レジ スタ53は、命令を実行するために必要であるアドレス ならびにデータ情報とともに命令を記憶するラッチであ る。本作明の1つの実施低様としては、フラッシュ EP ROM20は親山し、プログラム/読出し、消去/読出 しの3つのオペレーションを制御する。各々特定の命令 をパス44、45を介して命令レジスタ53に歩き込む ことによってこれらのオペレーションを選択する。CP U 1 (第2図) Eたは他の外部マイクロプロセッサによ って命令をパスィイ、45を介して命令レジスタ53に Jで込む。標準命令は消去命令、消去検査命令、プログ ラム命令、プログラム検査命令ならびに読出し命令であ る。本発明の好踊火施低様としては、(1) CPU1が **洲去命令を発した場合は命令レジスタ53の内容が消去** /説出し命令にデフォルトし、(2)CPU1がプログ ラム命令を発した場合は命令レジスタ53の内容がプロ グラミング/説出し命令にデフォルトする。線10に1 2 Vの VPP地圧が印加されれば命令レジスタ 4 2 の状態 が切り替わる。高圧検知器5.4が線40を介してVPPは JEを受け、高圧VPPを表すVPPII 信号を線42を介して 命令レジスタ53へ送る。それに応じて命令レジスタ5 3がメモリアレイ15、16の消去及びプログラミング を開始させる信りを状態制御回路52へ送る。

【0023】高EEVPP が消滅すればVPPH付号がローに なり、命令レジスタ53の内容が脱出し命令にデフォル トする。するとフラッシュ EPROM20はリードオン リメモリとして機能する。応用形実施態様として、電圧 Vppを常時命令レジスタ53に供給することも考えられ 30 る。この場合はフラッシュEPROM20はすべてのオ ペレーションを命令レジスタ53に運動して実行する。 【0024】図3に示す好道実施態様においては、命令 レジスタ53にインプットする命令はCPUL(図2) から供給される。命令はパスイイ、入力/出力パッファ 39ならびにパス45を介して供給される。チップイネ ープル信号CE(パー)がローであるときに否込みイネ ーブルWE(パー)信号を論理ローレベルにすることに よって命令レジスタ53に命令を潛き込む。CE(バ 一)信号がアクティブローであるときはNORゲート7 OがWE(バー)信号を通過させる。NORゲート70 の出力は命令レジスタ53、状態制御回路52、ならび プル信号WE(パー)はアクティブローである。 街込み イネーブルバルンの立下り緑においてアドレスレジスタ 25またはアドレスレジスタ26にアドレスがラッチさ れる。書込みイネーブルパルスWE(パー)の立上り紋 において命令レジスタ53ならびにデータインラッチ3 2に命令がラッチされる。WE(バー)の立上り緑にお いて消去/プログラムオペレーションが開始される。第 50

2回のCPUIが再込みイネーブルバルスWE(バー) を供給する。本発明の1つの好適実施態様においては標 準マイクロプロセッサが込みタイミングを用いる。 【0025】状態制御回路52はパス41を介して命令 レジスタ53から入力を受ける。状態制御回路52はフ ラッシュ EPROM20のオペレーションを制御する。 状態制御回路52は、消去雅圧スイッチ55、56なら びにプログラム運圧スイッチ57、58を制御する。そ れによってメモリアレイ15、16の消去/プログラム オペレーションが制御される。状態制御回路52は、ア ドレスレジスタ25、26へのアドレスのラッチを測御 する。状態制御回路52はまたデータインラッチ32へ のデータのラッチを制御する。状態制御回路52の1つ の出力であるSTB信号は、アドレスレジスタ25、2 6ならびにデータインラッチ32へ送られる。浮込みイ ネーブル信号WE(バー)の立下り縁においてSTB信 号に応じてアドレスレジスタ25またはアドレスレジス タ26にアドレスがラッチされる。 資込みイネーブル信 りWE(パー)の立上り緑においてSTB信号に応じて 20 データイン ラッチ32にアドレスがラッチされる 状 應制御回路 5 2 の別の出力である消去イネーブル信号 S ELVPS1は、線47を介して消去確正スイッチうち へ送られる。消去電圧スイッチ55はメモリアレイ15 の消去選圧スイッチである。消去選圧スイッチ5.5は、 線47を介して論理ハイ消去イネーブル信号SELVP 51を受け、線40から線60を介してアレイ15のメ モリセルのソースへVPP電圧を送る。 それに応じてメモ リアレイ15の電気式消去が開始される。完全アレイ消 天実施帳様の場合はメモリアレイ15のすべてのメモリ セルが消去される。

【0026】メモリセルがプロック構造である実施眼様においては、VPP選圧がメモリアレイ15のプロックデコーダに供給される。プロックデコーダは、プロックアドレスによって退択したプロックのメモリセルのソースにのみVpp選圧を供給する。それに応じて選択したプロックの地気式消去が開始される。選択しないメモリセルのソースはゼロ選圧であり続ける。図3に示す実施眼様においては、線47の消去イネーブル信号SELV!Sしが論理ロー電圧であれば、線40のVPP運圧は線(i0へは送られない。したがって線60の選圧は0Vにより、メモリアレイ15の消去プロセスが終了する。

【0027】状態制御回路52のまた別の出力である消去イネーブル信号SELVPS2は線48を介して消去 選圧スイッチ56へ送られる。消去電圧スイッチ56は メモリアレイ16の消去電圧スイッチ56に印加される。 消去電圧スイッチ56は、 線48を介して論理ハイ川去 イネーブル信号SELVPS2を受け、線40から線61を介してメモリアレイ16のメモリーセルのソー(へ 消空運圧VPPを送る。 それに応じてメモリアレイ1ッの

(7)

特期平6-180999 12

ド線を選択し、選択したワード線にVP宮圧を印加する。 Yデコーダ24がメモリアレイ16のYアドレスをアドレスレジスタ26から受け、1パイト分のピット線を選択し、選択したピット線にVP宮圧を印加する。 【0031】メモリアレイ16にプログラムすべる。 だっとは入力/出力バッファ39ならびにパス44、36分でしてデータインラッチ32にラッチされる。 Yゲート回路28がバス30を介してデータインラッチ30からデータを受け、VP電圧を印加すべきピット線を確認する。 かくのごとく、データインラッチ32にラッチのであるデータに従って、選択したピット線にVP 電圧が印加されるかまたは印加されない。 線59のプログラムオペレーブルバー信号PROB2が論理ハイ値になれば線63が0Vになり、メモリアレイ16のプログラムオペレーションが終了する。

[0032] 応用形実施態様として、自動内部書込み機 旅をフラッシュEPROM20に備えることも考えられ る。自動内部審込み機能を備えることによってフラッシ ュEPROM20を制御するCPU1の負担を軽減する ことができる。自動内部は込み機能を備えるには、状態 制御回路52に代えてお込み状態制御器を使用する。番 込み状態制御器には消去アルゴリスムとプログラミング アルゴリスムが記憶されている。

書込み状態側御器によ ってプログラミング検査モードと消去検査モードを制御 する。フラッシュEPROM20が消去命令あるいはプ ログラム命令を受ければ古込み状態制御器がフラッシュ EPROM20内の各種回路のシーケンシングを制御 し、プログラムオペレーション、プログラム検査オペレ --ション、消去オペレーション、消去検査オペレーショ ンを制御する。これによってCPU1が他のタスクに専 念することができる。

【〇〇33】CPU1は、海込み状態制御器の状態レジュ スタにアクセスすることによって海込み状態制御器の状 腹を常に把握しておくことができる。この状態レジスタ は否込み状態制御器の状態を記憶する。書込み状態制御 器の構成要素としてさらに、時間カウンタ(period coun rer)、イベントカウンタ(event counter)、 後続状態コ ントローラ(next state controller)、発振器/位相発 作器(oscillator phasegenerator)、同期化回路、よら びにデータラッチ/比較器がある。 時間カウンタは、 (1) プログラム/消去パルス幅と、(2) 検査遅延の 4つの個別時間を生成する。イベントカウンタは、メモ リアレイ15またはメモリアレイ16に印加するフログ ラム/消去パルスの数の限界値を設定する。発振器/位 相発生器は同期化回路において使用するクロック信号を 生成する。同期化回路は命令レジスタ53を改込み状態 制御器に同期化させる。データラッチ/比較器は出力マ ルチプレクサ31の出力をデータラッチ/比較器にラッ チされているデータと比較し、再プログラミングを行 う。後続状態コントローラは、登込み状態制御器の各種 50

11

**収気式消去が開始される。メモリアレイ16のメモリセ** ルがブロック構造である実施態様においては、線61の VIP電圧がまずメモリアレイ16のブロックデコーダに **供給される。それに応じてメモリアレイ16に供給され** るプロックアドレスが指定するアレイ16内のプロック の消去が開始される。線48の消去イネーブル信号SE LVPS2が論理ローになれば消去電圧スイッチ56は 線61の高圧VPPの供給を停止し、線61の電圧が0V になり、メモリアレイ16の消去プロセスが停止する。 【0028】状態制御回路52のまた別の出力であるメ モリアレイ 15のプログラムイネーブルバー信号 PRO B 1は線 19を介してプログラム選圧スイッチ57へ送 られる。また高圧プログラム V PPが線 4 O を介してプロ グラム電圧スイッチ57に印加される。碌49のPRO B | は圧が論理ローであればプログラム電圧スイッチ 5 7が練26を介してVPP選圧をXデコーダ21とYデコ 一ダ23に供給する。それに応じてメモリアレイ15の プログラムオペレーションが開始される。 Yデコーダ 2 3においてVPP北圧がプログラム電圧VP まで低下す る。本作明の好函実施態様においては、VPPは約+12 Vであり、VP は約+7 Vである。

【0029】メモリアレイ15のXアドレスはアドレスレジスタ25からXデコーダ21に供給される。それを受けてXデコーダ21は1つのワード線を選択し、選択したワード線にYPで進圧を印加する。メモリアレイ15のYアドレスはアドレスレジスタ25からYデコーダ23は1パーダンスはアドレスはアドレスレジスタ25からYデコーダ23は1パーダンスはアドレスはアビット線にVPで1からでリカーがパス30を介してデータインラッチ32にラッチされる。Yゲート回路27がパス30を介してデータインラッチ32にラッチされる。Yゲート回路27がパス30を介してデータインラッチ32にテッチがパス30を介してデータインラッチ30がからデータを受け、VP電圧を印加すべきピット線を確認する。すなわち、選択したピット線にVP電圧が印加されるかまたは印加されないかはデータインラッチ32のデークによる。

【0030】線19のプログラムイネーブルバー信号PROB1が論理ハイ傾になれば線62が0Vになり、メモリアレイ15のプログラムオペレーションが終了する。状態制御回路52のまた別の出力であるメモリアレイ16のプログラムイネーブルバー信号PROB2はは59を介してプログラム電圧スイッチ58へ送られる。VPP選圧が線40を介してプログラム電圧スイッチ58に印加される。線59のPROB2電圧が論理ロービスが開始される。線59のPROB2電圧が論理ロービスをアーダ22とYデコーダ24に供給する。それに応じてメモリアレイ16のプログラムオペレーションが開始される。Yデコーダ24においてVPP電圧がプログラム電圧VPまで低下する。Xデコーダ22がXアドレスをアドレスレジスタ26から受け、1つのワー

(8)

特開平6-180999

14

アクティビティを制御し、統合し、再込み状態制御器の 後続状態を確認する。再込み状態制御器に設けられてい る命令ポートが再込み状態制御器とCPUIとの側のイ ンタフェースとしての働きをする。

13

【0034】図3に示す実施態様においては、フラッシ ュEPROM20にアレイ選択回路50とバス論理回路 5 1 がある。アレイ選択回路 5 0 は、再プログラミング を行うべきメモリアレイ、あるいはまた旋出しを行うべ とメモリアレイを選択する。アレイ選択回路50は、制 御信号ASを、「1)線64を介してパス論理回路51 へ送り、(2) 線65を介して状態制御回路52へ送 り、(3)線66を介して出力マルチブレクサ31へ送 る。パス論理回路51は、アドレスレジスタ25ならび にアドレスレジスタ26へのアドレスのラッチを制御す る。パス論理回路51の一方の出力信号であるPASS ↑信辱は線35を介してアドレスレジスタ25へ送られ る。PASSA似骨はアドレスレジスタ25へのアドレ スのラッチを制御する。パス論理回路51の他方の出力 信号であるPASSB信号は線37を介してアドレスレ ジスタ26へ送られる。PASSB倍号はアドレスレジ 20 スタ26へのアトレスのラッチを制御する。

【0035】本発明の1つの好過実施課様においては、アドレスパス33を介して送る各アドレスは17のピット(ピット A0~A16)から成っているアドレス情報である。ピット A0~A15の16のピットは、アドレスレジスタ25またはアドレスレジスタ26にラッチされるアレイアドレスを構成している。残りのピット A16はアレイ 15、16のいずれにメモリアドレスが向けられているかを決定するアレイ選択情報を行している。したがってピット A16はアレイアドレスをアドレスレジスタ25、26のいずれが受けるかを指定する。応用形実施振様として、アレイ選択ピットをA0~A15アドレスピットの中の1つとすることも考えられる。

【0036】メモリアレイ15またはメモリアレイ16 の疑此しオペレーション中は V PP位圧はフラッシュ E P ROM20に印加されない。したがって高圧検知器54 の出力信号 V pph は論理ローである。アドレスはアドレ スパス33へ送られる。A16アドレスピットは碌67 を介してアレイ選択回路50へ送られる。論理ローAI 6ピットがメモリアレイ15を選択し、倫理ハイA16 アドレスピットがメモリアレイ16を選択する。ローV PPH 信号の働きによってAI6信号がアレイ選択回路5 Oを通過し、AS信号になる。AS信号は、線65を介 して状態側御風影52へ送られ、線66を介して出力マ ルチプレクサ31へ送られる。また、パス論理回路51 が線61を介してアレイ選択回路50からAS信号を受 ける。しかし、ローVPPH 信号がパス論理回路51へ送 られている故にハス論理回路51はA5信号に対して反 応できない。パス論理回路51の出力信号PASSA、

PASSBは共に論理ハイにデフォルトする。ハイPASSBは共に論理ハイにデフォルトする。ハイPASSB信号が両アドレスレジスタ25、26をイネーブルする。アドレスパス33のアドレスは両アドレスレジスタ25、26を通過し、両メモリアレイ15、16の説出しオペレーションが実行される。

【0037】アレイ15、16のいずれの出力が入力/ 出力パッファ39に接続されているかを出力マルチプレ クサ31が確認する。出力マルチプレクサ31に供給さ れるAS信号がマルチプレクサ31を制御する。ビット A 16が論理ローであれば出力マルチプレクサ31はバ ス79のデータをパス38へ送る。パス29のデーマは バス38へ送られない。すなわち、メモリ15から読み 川されたデータのみが入力/出力バッファ39へ送られ る。ビットA16が論理ハイであれば出力マルチプレク サ31はパス29のデータをパス38へ送る。すなわ ち、メモリ16から読み出されたデータのみが入力/出 **カバッファ39へ送られる。消去/読出しオペレーショ** ン時はVPP電圧がフラッシュEPROM20に印加され る。高圧検知器54が論理ハイVPPH信号を発生する。 CPUIが消去命令を命令レジスタ53へ送る。洲点ブ ロセスを実行すべきメモリアレイを指示する消去アドレ スがアドレスパス33へ送られる。アドレスのA157 ドレスピットが緑67を介してアレイ選択回路50小送 られる。メモリアレイ15、16がブロック構造である 実施態様においては、消去すべきブロックを指示する情 報も消去アドレスに入っている。

【OO38】VPPH 信号が論理ハイレベルであるときは アレイ選択回路50はラッチとして機能する。アレイ選 択回路50は、WE(パー)信号によって制御されてA 16アドレス選択ビットをラッチする。WE(パー)信 けが論理ロー レベルになれば、WE(バー)信号の立 ドり緑においてAI6ビットがアレイ選択回路50にラ ッチされる。AI6ビットは、アレイ選択回路50にラ ッチされればAS信号になり、線64を介してパス論卵 回路51へ送られる。パス論理回路51に供給されるA S信号が論理ローであれば(すなわちビットA16が論 **班ローであれば)、バス論理回路51は論理ローPAS** SAは号と論理ハイPASSB信号を発生する。パス論 **理回路51に供給されるAS信号が論理ハイ値であれば** (すなわちピットA16が論理ハイであれば)、バ(論 **型向路51は論理ハイPASSA信号と論理ローPAS** SB信号を発生する。含い換えれば、PASSA信号と PASSB信号は相補関係になっている。

【0039】AS信号がローであれば論理ローPASSA信号がアドレスレジスタ25へ送られ、論理ハイPASSB信号がアドレスレジスタ26へ送られる。アドレスレジスタ25は、状態制御回路52から供給されるSTB信号によって制御されてバス33から送られて、る消去アドレスをラッチする。STB信号は論理アクティ

(9)

特開平6~1809'99

15

プロー信号である。STB信号の立下り縁において初発 消去アドレスがアドレスレジスタ25にラッチされる。 論理ハイPASSII信号がアドレスレジスタ26をイネ ープルし、それに応じてアドレスレジスタ26か線33 を介して供給される後続アドレスを説み込む。

【OO40】また、AS信号は線65を介して状態制御 回路52へ送られる。AS信号が倫理ローであれば、状 態制御回路52は。命理ハイ消去イネーブル信号SELV PS1を消去電圧スイッチ55へ送り、SELVPS2 は論理ローに維持される。AS信号が論理ハイであれ ば、状態制御回路52は論理ハイ消去イネーブル信号S ELVPS2を消去電圧スイッチ56へ送り、SELV PS1は論理ローに維持される。SRLVPS(が論理 ハイであり、SELVPS2が論理ローであれば、消去 プロセスの一環として供給されるVPP他圧が線60を介 してメモリアレイ 1.5 に供給される。 そしてメモリアレ イ15において消去初期化が行われ、メモリアレイ16 においては行われない。PASSB信号が論理ハイレベ ルであればアドレスレジスタ26はラッチとしての働き をしない。アドレスバス33へ送られる後続アドレスは すべてアドレスレジスタ26を通過し、説出しオペレー ションの…環としてメモリアレイ16へ送られる。 メモ リアレイ16から説み出されたデータはパス29を介し て出力マルチブレクサ31へ送られる。この場合はAS 付号は出力マルチプレクサ3 | も制御し、メモリアレイ 16から読み出されたデータを入力/出力パッファ39 へ送らせる。

【OO41】しかし、VPPH 信号が論理ハイレベルであ り、WE(パー)信号がアクティブローであればメモリ アレイ15の試出しオペレーションは阻止される。アド レスレジスタ2;に消圧アドレスがラッチされる。しか し、AS信号が、倫理ハイ値であれば論理ハイPASSA 信号がアドレスレジスタ25へ送られ、論理ローPAS SBG号がアドレスレジスタ26へ送られる。 論理ハイ AS信号は、信号SELVPS2が論理ハイであり、信 おSELVPSIが論理ローであることを意味する。V PP信号はメモリアレイ16へ送られ、メモリアレイ15 へは送られない。アドレスレジスタ26が消去アドレス をラッチする。アレイ16の消去が開始される。アドレ スレジスタ25がイネーブルされ、メモリアレイ15の 読出しを行うことができる。出力マルチプレクサ31が メモリアレイ 15から読み出されたデータをパス79、 38を介して入力/出力パッファ39へ送る。

 レイ選択回路50へ送られる。すなわちA16はプログラミングを行うべきメモリアレイを指示する。 VPPII 信号が論理ハイレベルであるときはアレイ選択回路50は、WF(パー)信号によって制御されてA16アドレス選択ビットをラッチする。WE(パー)信号の立下り録においてA16ビットがアレイ選択回路50にラッチされる。 A16アドレス選択ビットは、アレイ選択回路50にラッチされればAS信号になり、線64を介してパス論理回路51へ送られる。

【0043】パス論理回路51に供給されるAS信号が論理ローであれば(すなわちピットA16が論理ローであれば)、パス論理回路51は論理ローPASSA信号と論理ハイPASSB信号を発生する。パス論理回路51に供給されるAS信号が論理ハイであれば(すなわちピットA16が論理ハイであれば)、パス論理回路51は論理ハイPASSA信号と論理ローPASSB信号を発生する。AS信号がハイであれば論理ハイPASSB信号がアドレスレジスタ25へ送られ、論理ローPASSB信号がアドレスレジスタ26へ送られる。アドレスレジスタ25へ送られ、論理ローPASSB信号がアドレスレジスタ26へ送られる。アドレスレジスタ25は、状態制御回路52から供給されてくって、別においてアドレスがアドレスレジスタ26にラッチされる。

【0044】プログラムすべきデータがSTB信号によって制御されてデータインラッチ32にラッチされる。STB信号の立上り線においてデータがデータインラッチ32にラッチされる。また、AS信号は線65を介して状態制御回路52な送られる。AS信号が論理ハイであれば、状態制御回路52は論理ローのプログラムイネーブルバー信号PROB2をプログラム衛圧スイッチ58へ送り、プログラムイネーブルバー信号PROB1をプログラムイネーブルバー信号PROB1をプログラムイネーブルバー信号PROB1をプログラムイネーブルバー信号PROB2は論理ハイに維持される。

【0045】ASが論理ハイであり、PROB2か論理 ローであり、PROB1が論理ハイであればプロッラム 高圧 VPPが線63を介してXデコーダ22とYデューダ24へ送られる。プログラム高圧 Vppは Yデコーダ24において VP 電圧レベルに低下し、それに応じて (モリアレイ16におけるプログラムオペレーションが叫出される。パス論理回路51から供給されるPASSA信号が論理ハイレベルである場合は、アドレスレジス 25 はラッチとしては機能せず、高圧PASSA信号によってアドレスレジスタ25がイネーブルされる。アドレス バス33へ送られる後続アドレスはすべてアドレ くレジスタ25を通過し、流出しオペレーションの一環として

(10)

特別平6-180999

メモリアレイ 1 6 へ送られる。メモリアレイ 1 5 から読み出されたデータは A S 信号によって制御されてバス 7 9 を介して出力マルチブレクサ 3 1 へ送られる。

17

【0046】しかし、AS信母が渝理ローであれば、論 **理ローPASSA信号がアドレスレジスタ25へ送ら** れ、論理ハイPNSSB信号がアドレスレジスタ26へ 送られる。論理ローAS信号は、PROBI信号が論理 ローであり、PROB2信号が論理ハイであることを意 味する。続いてプログラム高圧VPPがメモリアレイ15 のYデコーダ2:1とXデコーダ21へ送られる。Yデコ 10 ーダ23へにおいて混圧VppがVP 湿圧に低下する。ア ドレスレジスタミらがプログラムアドレスをラッチす る。データイン・シッチ32がプログラムすべきデータを ラッチする。メモリアレイ15のプログラミングが開始 される。アドレスレジスタ26がイネーブルされ、メモ リアレイ16の記出しを行うことができる。出力マルチ ブレクサ31がメモリアレイ16から説み出されたデー タをパス29、38を介して入力/出力パッファ39へ 送る。

【0047】本が別の1つの好適実施地様としては、ブ 20 ーツ情報を記憶するブーツブロック(不図示)が各メモリアレア15、16にある。先述のごとく、ブーツ情報にはシステム初別化情報と再プログラミング情報が入っている。ブーツブロックは最少限度の更新を必要とする。メモリアレイ15の再プログラミングを行っているときにCPU1は配用しオペレーションによってメモリアレイ16のブーツブロックのブーツ情報にアクセスすることができる。一方、メモリアレイ16が再プログラムされているときには、CPU1はブーツ情報用のメモリアレイ15のジロックをアクセスするために読出しオ 30 ペレーションを利用することができる。

【0048】図:のアレイ選択回路50のプロックダイヤグラムを図4に示す。アレイ選択回路50の構成要素として、(1)インパータ506、507で構成されている第1ラッチと、(2)インパータ509、510で構成されている第2ラッチがある。本発明の好適実施態様としては、トランジスタ505、508はNチャンネルトランジスタ508のドレンに接続されている。応用形実施態様として、トランジスタ505、508をPチャンネルトランジスクとすることも可能である。

【0049】WF (バー)信号が入力としてORゲート502へ送られる。VPPH信号が入力としてインバータ501へ送られる。インバータ510の出力が別の入力としてORゲート502の出力はトランジスタ505のゲートに接続されている。トランジスタ505のドレンは、アレイ選択ピットであるアドレスのピットA16に接続されている。A16信号は線67を介してアレイ選択回路50に供給される(図3参照)、WE (バー)またはVPPHによってト50

ランジスタ505がオンとなれば $\Lambda$ 16信号がトランジスタ505を通過し、インパータ506、507で構成されている第1ラッチへ送り込まれる。トランジスタ508が切れていれば $\Lambda$ 16信号は第1ラッチにラッチされ、そこで保持される。トランジスタ508がオンきれれば $\Lambda$ 16信号はトランジスタ508を通過し、インパータ509、510で構成されている第21ラッチへ送り込まれる。 $\Lambda$ 16信号が回路50の出力信号 $\Lambda$ 5にな

18

【0050】WE(バー)信号はまたNORゲート503の一方の入力へ送られる。インバータ501の出力はまたNORゲート503の他方の入力に接続されている。NORゲート503の出力はORゲート504の出力は可以である。インバータ501の出力はまたORゲート504の出力に接続されている。ORゲート504の出力はトランジスタ508のゲートに接続されている。VPPH信号が倫理ローレベルであれば(フラッシュEPROM20がリードオンリメモリとして機能することを意味する)ORゲート502、504の出力は論理ハイであり、両トランジスタ505、508がオンとされる。したがってアレイ選択回路50はWE(バー)信号に応答せず、A16信号が回路50を通過してAS出力になる。

【0051】 VPPH 信号が論理ハイレベルであれば(フラッシュ E P R O M 2 O が消去自在あるいはプログラミング自任であることを意味する) 両トランジスタ5 O 5、508がWE(バー)信号によって制御される。WE(バー)信号が論理ハイであればトランジスタ5 O 8 は切れている。 A 1 6 信号が第1ラッチ(すなわちインバータ5 O 6、5 O 7)にラッチされ、そこで保持される。WE(バー)信号が論理ローになればトランジスタ5 O 8 がオンとごれ、トランジスタ5 O 5 が切れる。それによって A 1 6 信号が第1ラッチからインバータ5 O 9、5 1 O で構成されている第2ラッチへ送られる。第2ラッチの出りがA S 信号である。

【0052】パス編理回路51のブロックダイヤグラムを第5図に示す。パス編理回路51の構成要素としてインパータ511とNANDゲート512、513かある。VPPHが論理ロー信号であれば(フラッシュEPRのM20がリードオンリメモリであることを意味する)、AS信号に関係なくPASSA信号とPASSB信号は共に論理ハイである。VPPH信号が論理ハイであればPASSA信号とPASSB信号はAS信号によって制御される。ASか倫理ローであればPASSAがローになり、PASSBがローになっ、PASSBがローになる。

【0053】アドレスレジスタ25またはアドレスレジスタ26の単一ピットアドレスレジスタのプロックソイ

(11)

57776-180999

20

ヤグラムを第6凶に示す。 第6凶はピットアドレスレジ スタ6 O O を示す。 A INは人ってくるアドレスの 1 ビッ トである。AOUT はピットアドレスレジスタ600の出 力である。ピットアドレスレジスタ600の構成要素と して、(1)インパータ607、608で構成されてい る第1アドレスラッチと、(2)インパータ609、6 10で構成されている第2アドレスラッチがある。第1 ラッチは、第2アドレスラッチのゲートとしての働きを するトランジスタ605を介して第2ラッチに接続され ている。人力ビットアドレス AINは第1アドレスラッチ のゲートとしての働きをするトランジスタ601を介し て第1アドレスラッチに接続されている。第2アドレス ラッチの出力がピットアドレスレジスタ600の出力A nut である。本発明の1つの好過尖施低様としては、ト ランジスタ604、605はNチャンネルトランジスタ である。心川形头施旗様として、トランジスタ604、 605をPチャンネルトランジスタとすることも可能で

19

ある。 【0054】ビットアドレスレジスタ600にはPAS S信号とSTB信号という2つの制御信号が記憶されて 20 いる。STBはりは、ORゲート601の入力とNOR ゲート602の人力へ送られる。PASS信号は、OR ゲート601、603の人力とNORゲート602の人 **川へ送られる。 ピットアドレスレジスタ600がアドレ** スレジスタ250)ピットレジスタである場合はPASS 信号はPASSA信号であり、ピットアドレスレジスタ 600がアドレスレジスタ26のピットレジスタである 場合はPASSは号はPASSB信号である。PASS 信号が倫理ハイであれば、ORゲート601の出力によ ってトランジスス604がオンされ、ORゲート603 の出力によってトランジスタ605がオンされる。トラ ンジスタ604、605がイネーブルされれば A IN信号 がビットアドレスレジスタ600を通過し、AOUT 信号\*

\*になる。PASS 個号が論理ローであり、STB 個目が 論理ハイであればトランジスタ604がオンルされ、ト ランジスタ605が切れる。ALNアドレスが第1アドレ スラッチにラッチされ、そこど保持される。STB 信号 が論理ローに切り替わればトランジスタ604が切れ、 トランジスタ605がオンされ、第1アドレスラッチに 記憶されているAINアドレスが第2アドレスラッチへ 移行し、入力AINが出力AOUTになる。

【0055】以上、本発明のいくつかの代表的実施根様を紹介したが、本発明は、この実施根様だけに限られることはなく、その特許請求範囲内においてこれ以外にも様々な応用形実施根様が可能である。したがって上の明和述本文ならびに添付図はあくまでも1つの典型であり、これだけに限られるものと解釈すべきではない

### 【図面の簡単な説明】

【図1】 在来フラッシュ E P R O M を 備えているマイクロプロセッサシステムのブロックダイヤグラムである。 (図2】 2つのメモリアレイから成っているフラッシュ E P R O M を 備えているマイクロプロセッサシステムのブロックダイヤグラムである。

【図3】図2のフラッシュ E P R O Mのブロックダイヤ グラムである。

【図4】アレイ選択回路の図解である。

【図5】バス論理回路の図解である。

【図6】図3のフラッシュEPROMのアドレスレジスタの1ビットの回路の図解である。

#### 【符号の説明】

1 CPU,

3 フラッシュEPROM


5 Vpp 発生器

12 CPU

15 フラッシュEPROMアレイ


16 フラッシュ E PROMアレイ


[[%]]





(12)

特期平6-180999









特別本6 - 1 8 0 9 3 7

(13)

